

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Re the Application of

: Minari ARAI

Filed

: December 5, 2003

For

: SEMICONDUCTOR INTEGRATED...

Serial No.

: 10/729,457

Art Unit

.

Examiner

•

Director of the U.S. Patent and Trademark Office P.O. Box 1450 Alexandria, VA 22313-1450

January 6, 2004

### **SUBMISSION OF PRIORITY DOCUMENT**

SIR:

Applicant hereby submits a certified copy of **JAPANESE** patent application no. 2002-354993 filed December 6, 2002, from which priority was claimed in a priority

claim filed on December 5, 2003.

Any fee, due as a result of this paper may be charged to Deposit Acct. No. 50-1290.

Michael I. Markowitz Reg. No. 30,659

KATTEN MUCHIN ZAVIS ROSENMAN 575 MADISON AVENUE

IP Department

NEW YORK, NEW YORK 10022-2585

DOCKET NO.: NECE 20.780 (100806-00243)

TELEPHONE: (212) 940-8800

I HEREBY CERTIFY THAT THIS CORRESPONDENCE IS BEING DEPOSITED WITH THE UNITED STATES POSTAL SERVICE AS FIRST CLASS MAIL IN AN ENVELOPE ADDRESSED TO: COMMISSIONER OF PATENTS AND TRADEMARKS, WASHINGTON, D.C. 20231, ON THE DATE INDIGATED BELOW:

DATE

11116454.02



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年12月 6日

出願番号 Application Number:

特願2002-354993

[ST. 10/C]:

[ J P 2 0 0 2 - 3 5 4 9 9 3 ]

出 願 人
Applicant(s):

エルピーダメモリ株式会社

2003年12月12日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願

【整理番号】

22310096

【提出日】

平成14年12月 6日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/407

【発明者】

【住所又は居所】

東京都中央区八重洲2-2-1

エルピーダメモリ株式会社内

【氏名】

荒井 実成

【特許出願人】

【識別番号】

500174247

【氏名又は名称】 エルピーダメモリ株式会社

【代理人】

【識別番号】

100096105

【弁理士】

【氏名又は名称】

天野 広

【電話番号】

03(5484)2241

【手数料の表示】

【予納台帳番号】

038830

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0118446

【プルーフの要否】

要

### 【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 実回路の入力回路と、

実回路の出力回路と、

前記実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、

前記実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、

を備える半導体集積回路装置において、

外部トリガにより動作する発振回路と、

前記発振回路から出力され、前記実回路の入力回路及び前記実回路の出力回路を通過した信号と、前記発振回路から出力され、前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路を通過した信号とを比較し、前記実回路の入力回路及び前記実回路の出力回路と前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路との間の遅延誤差を検出するスキュー比較回路と、

を備え、

前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路は、前記スキュー比較回路が検出した遅延誤差に応じて遅延を調整されるものであることを特徴とする半導体集積回路装置。

【請求項2】 実回路の入力回路と、

実回路の出力回路と、

前記実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、

前記実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、

を備える半導体集積回路装置において、

外部トリガにより動作する発振回路と、

前記発振回路から出力され、前記実回路の出力回路を通過した信号と、前記発振回路から出力され、前記出力回路のレプリカ回路を通過した信号とを比較し、前記実回路の出力回路と前記出力回路のレプリカ回路との間の遅延誤差を検出するスキュー比較回路と、

を備え、

前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路は、前記スキュー比較回路が検出した遅延誤差に応じて遅延を調整されるものであることを特徴とする半導体集積回路装置。

【請求項3】 実回路の入力回路と、

実回路の出力回路と、

前記実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、

前記実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、

を備える半導体集積回路装置において、前記実回路の入力回路及び前記実回路の出力回路と前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路との間の遅延誤差を検出する方法であって、

基準信号を発振する第一の過程と、

前記基準信号を前記実回路の入力回路及び前記実回路の出力回路を通過させる 第二の過程と、

前記基準信号を前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路 を通過させる第三の過程と、

前記第二の過程を経た前記基準信号と前記第三の過程とを経た前記基準信号と を比較し、前記実回路の入力回路及び前記実回路の出力回路と前記入力回路のレ プリカ回路及び前記出力回路のレプリカ回路との間の遅延誤差を検出する第四の 過程と

を備えることを特徴とする半導体集積回路装置における遅延誤差検出方法。

【請求項4】 実回路の入力回路と、

実回路の出力回路と、

前記実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、

前記実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、

を備える半導体集積回路装置において、前記実回路の入力回路及び前記実回路の出力回路と前記入力回路のレプリカ回路及び前記出力回路のレプリカ回路との間の遅延誤差を検出する方法であって、

基準信号を発振する第一の過程と、

前記基準信号を前記実回路の出力回路を通過させる第二の過程と、

前記基準信号を前記出力回路のレプリカ回路を通過させる第三の過程と、

前記第二の過程を経た前記基準信号と前記第三の過程とを経た前記基準信号と を比較し、前記実回路の出力回路と前記出力回路のレプリカ回路との間の遅延誤 差を検出する第四の過程と

を備えることを特徴とする半導体集積回路装置における遅延誤差検出方法。

### 【発明の詳細な説明】

### $[0\ 0\ 0\ 1]$

### 【発明の属する技術分野】

本発明は、実回路とそのレプリカ回路とを有する半導体集積回路装置に関し、 特に、実回路とレプリカ回路との間の遅延誤差を検出し、かつ、補正することが 可能な半導体集積回路装置に関する。

### [0002]

### 【従来の技術】

一般に、出力タイミング及び入力タイミングの位相を調整するために、DLL (Delay Locked Loop)やPLL(Phase Locked Loop)その他の遅延・位相同期回路を用いる半導体集積回路装置においては、その遅延や位相を調整するために出力回路及び入力回路のそれぞれのレプリカ回路を有するものとして構成されている(例えば、特許文献1参照)。

#### [0003]

図10は、出力回路のレプリカ回路及び入力回路のレプリカ回路を有する遅延・位相同期回路を備えた従来の半導体集積回路装置の一例を示すブロック図である。

#### [0004]

図10に示す半導体集積回路装置は、データが入出力されるとともに、IO1 信号を出力する第一パッド01Kと、データが入出力されるとともに、IO2信号を出力する第二パッド02Kと、第一入力回路03Kと、第二入力回路04Kと、第一出力回路05Kと、第二出力回路06Kと、遅延・位相同期回路09Kと、から構成されている。

### [0005]

第一入力回路03Kは、VREF信号をリファレンスレベルとして入力し、第一パッド01Kから出力されたIO1信号を増幅し、DIN1信号として出力する。

### [0006]

第二入力回路 0.4 K は、V R E F 信号をリファレンスレベルとして入力し、第二パッド 0.2 K から出力された I O 2 信号を増幅し、D I N 2 信号として出力する。

#### [0007]

第一出力回路05Kは、出力Enable信号のOE信号とDATA1信号とを受信し、OUT1信号をIO1信号として第一パッド01Kに出力する。

### [0008]

第二出力回路06Kは、出力Enable信号のOE信号とDATA2信号とを受信し、OUT2信号をIO2信号として第二パッド02Kに出力する。

#### [0009]

遅延・位相同期回路 0 9 K は、その内部において、出力回路のレプリカ回路 0 7 K と、入力回路のレプリカ回路 0 8 K と、を備えている。

#### [0010]

出力回路のレプリカ回路 0 7 Kは、DCL K信号を入力し、ROD信号を出力する。

#### $[0\ 0\ 1\ 1]$

入力回路のレプリカ回路08Kは、VREF信号をリファレンスレベルとして入力し、出力回路のレプリカ回路07Kの出力信号ROD信号を増幅し、REPD信号を出力する。

#### $[0\ 0\ 1\ 2]$

第一出力回路 0 5 K及び第二出力回路 0 6 Kが入力する DATA 1 信号及び DATA 2 信号は遅延・位相同期回路 0 9 Kにより遅延され、または、位相が同期化された信号に同期化された DATA 信号である。

#### [0013]

図10に示した従来の回路における出力回路のレプリカ回路07K及び入力回

路のレプリカ回路 0 8 Kをインバータやバッファその他の遅延素子により構成し、実回路パスと同等の遅延値を構成する場合の構成例を図11示す。

### $[0\ 0\ 1\ 4]$

この場合、出力回路のレプリカ回路 0 7 K と入力回路のレプリカ回路 0 8 K は ともに図 1 1 に示す構成を有する。

### [0015]

図11に示す出力回路のレプリカ回路07Kまたは入力回路のレプリカ回路08Kは、RIN信号を入力し、RID1信号を出力する第一バッファ素子01Lと、第一バッファ素子01Lが出力したRID1信号を入力し、RID2信号を出力する第二バッファ素子02Lが出力したRID2信号を入力し、RID3信号を出力する第三バッファ素子03Lと、第三バッファ素子03Lと、第三バッファ素子03Lが出力したRID3信号を入力し、ROUT信号を出力する第四バッファ素子04Lと、から構成されている。

 $[0\ 0\ 1\ 6\ ]$ 

### 【特許文献1】

特開2001-126474号公報(第5-11頁)

 $[0\ 0\ 1\ 7]$ 

#### 【発明が解決しようとする課題】

これらの出力回路のレプリカ回路 0 7 K及び入力回路のレプリカ回路 0 8 Kは、遅延・位相同期化のための実際の回路(以下、「実回路」と呼ぶ)と同じ特性を示す必要がある。仮に、レプリカ回路と実回路との間で特性が一致しないと、データの出力位置がずれてしまうことになる。

#### $[0\ 0\ 1\ 8]$

しかしながら、実際には、レプリカ回路と実回路との間のレイアウトの位置の 相違、電源供給状態の相違、拡散条件の相違その他の相違点に起因して、レプリカ回路と実回路との間に誤差が生じることは避けられない。

#### [0019]

本発明は、このような問題点に鑑みてなされたものであり、レプリカ回路と実回路との間に生じた誤差を補正することが可能な半導体集積回路装置を提供する

6/

ことを目的とする。

[0020]

### 【課題を解決するための手段】

この目的を達成するため、本発明は、実回路の入力回路と、実回路の出力回路と、実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、を備える半導体集積回路装置において、外部トリガにより動作する発振回路と、発振回路から出力され、実回路の入力回路及び実回路の出力回路を通過した信号と、発振回路から出力され、入力回路のレプリカ回路及び出力回路のレプリカ回路を通過した信号とを比較し、実回路の入力回路及び実回路の出力回路と入力回路のレプリカ回路及び出力回路のレプリカ回路と、を備え、入力回路のレプリカ回路及び出力回路のレプリカ回路は、スキュー比較回路が検出した遅延誤差に応じて遅延を調整されるものであることを特徴とする半導体集積回路装置を提供する。

### [0021]

また、本発明は、実回路の入力回路と、実回路の出力回路と、実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、を備える半導体集積回路装置において、外部トリガにより動作する発振回路と、発振回路から出力され、実回路の出力回路を通過した信号と、発振回路から出力され、出力回路のレプリカ回路を通過した信号とを比較し、実回路の出力回路と出力回路のレプリカ回路との間の遅延誤差を検出するスキュー比較回路と、を備え、入力回路のレプリカ回路及び出力回路のレプリカ回路は、スキュー比較回路が検出した遅延誤差に応じて遅延を調整されるものであることを特徴とする半導体集積回路装置を提供する。

#### [0022]

さらに、本発明は、実回路の入力回路と、実回路の出力回路と、実回路の入力 回路と同等の特性を有する入力回路のレプリカ回路と、実回路の出力回路と同等 の特性を有する出力回路のレプリカ回路と、を備える半導体集積回路装置におい て、実回路の入力回路及び実回路の出力回路と入力回路のレプリカ回路及び出力 回路のレプリカ回路との間の遅延誤差を検出する方法であって、基準信号を発振する第一の過程と、基準信号を実回路の入力回路及び実回路の出力回路を通過させる第二の過程と、基準信号を入力回路のレプリカ回路及び出力回路のレプリカ回路を通過させる第三の過程と、第二の過程を経た基準信号と第三の過程とを経た基準信号とを比較し、実回路の入力回路及び実回路の出力回路と入力回路のレプリカ回路及び出力回路のレプリカ回路との間の遅延誤差を検出する第四の過程とを備えることを特徴とする半導体集積回路装置における遅延誤差検出方法を提供する。

#### [0023]

さらに、本発明は、実回路の入力回路と、実回路の出力回路と、実回路の入力回路と同等の特性を有する入力回路のレプリカ回路と、実回路の出力回路と同等の特性を有する出力回路のレプリカ回路と、を備える半導体集積回路装置において、実回路の入力回路及び実回路の出力回路と入力回路のレプリカ回路及び出力回路のレプリカ回路との間の遅延誤差を検出する方法であって、基準信号を発振する第一の過程と、基準信号を実回路の出力回路を通過させる第二の過程と、基準信号を出力回路のレプリカ回路を通過させる第三の過程と、第二の過程を経た基準信号と第三の過程とを経た基準信号とを比較し、実回路の出力回路と出力回路のレプリカ回路との間の遅延誤差を検出する第四の過程とを備えることを特徴とする半導体集積回路装置における遅延誤差検出方法を提供する。

#### $[0\ 0\ 2\ 4]$

#### 【発明の実施の形態】

(第一の実施形態)

図1は、本発明の第一の実施形態に係る半導体集積回路装置100のブロック図である。

### [0025]

本実施形態に係る半導体集積回路装置100は、第一パッド01Aと、第二パッド02Aと、第一入力回路03Aと、第二入力回路04Aと、第一出力回路05Aと、第二出力回路06Aと、第一セレクタ回路07Aと、第二セレクタ回路08Aと、第三セレクタ回路09Aと、スキュー比較回路10Aと、遅延・位相

同期回路13Aと、OR素子14Aと、発振回路15Aと、から構成されている

### 

データは第一パッド01A及び第二パッド02Aを介して入出力される。また、第一パッド01AはIO1信号を出力し、第二パッド02AはIO2信号を出力する。

#### [0027]

第一入力回路03Aは、VREF信号をリファレンスレベルとして入力し、第一パッド01Aから出力されたIO1信号を増幅し、DIN1信号として出力する。

### [0028]

第二入力回路04 Aは、VREF信号をリファレンスレベルとして入力し、第二パッド02 Aから出力された IO2信号を増幅し、DIN2信号として出力する。

### [0029]

第一出力回路05Aは、出力Enable信号のOE信号を受信し、OUT1信号をIO1信号として第一パッド01Aに出力する。

### [0030]

第二出力回路06Aは、出力Enable信号のOE信号を受信し、OUT2信号をIO2信号として第二パッド02Aに出力する。

#### [0031]

第一セレクタ回路 0 7 A は、スキュー比較回路 1 0 A から出力される C M R E S 出力信号と D A T A 1 信号と D L A D 信号とを受信し、 D L A D 信号に応じて、 C M R E S 出力信号及び D A T A 1 信号の何れかを選択し、選択した C M R E S 出力信号または D A T A 1 信号を O U T 1 信号として、第一出力回路 0 5 A に出力する。

#### [0032]

第二セレクタ回路 0 8 A は、発振回路 1 5 A から出力される A D C L K 信号と D A T A 2 信号と D L A D 信号とを受信し、 D L A D 信号に応じて、 A D C L K

信号及びDATA2信号の何れかを選択し、選択したADCLK信号またはDATA2信号をOUT2信号として、第二出力回路06Aに出力する。

### 

第三セレクタ回路 0 9 Aは、発振回路 1 5 Aから出力される ADCL K信号と DICK信号とDLAD信号とを受信し、DLAD信号に応じて、ADCL K信号及びDICK信号の何れかを選択し、選択した ADCL K信号または DICK 信号を DCL K信号として、遅延・位相同期回路 1 3 Aに出力する。

### [0034]

スキュー比較回路10Aは、遅延・位相同期回路13Aのレプリカ回路を通過したADREP信号のスキューと第二入力回路04Aから出力されるDIN2信号のスキューとを比較し、比較結果を示すCMRES信号を第一セレクタ回路07Aに出力する。

### [0035]

遅延・位相同期回路13Aはその内部に出力回路のレプリカ回路11Aと入力 回路のレプリカ回路12Aとを備えている。

#### [0036]

出力回路のレプリカ回路11Aは、第三セレクタ回路09AからDCLK信号を受信し、入力回路のレプリカ回路12AにROD信号を出力する。出力回路のレプリカ回路11Aの特性は、レジスタ信号R1、R2、R3信号を出力回路のレプリカ回路11Aに送信することにより、調整することが可能である。

#### [0037]

入力回路のレプリカ回路12Aは、入力したVREF信号をリファレンスレベルとして出力回路のレプリカ回路11Aから出力されたROD信号を増幅し、ADREP信号としてスキュー比較回路10Aに出力する。入力回路のレプリカ回路12Aの特性は、レジスタ信号R4、R5、R6信号を入力回路のレプリカ回路12Aに送信することにより、調整することが可能である。

#### [0038]

OR素子14Aは、DLON信号とDLAD信号とを入力し、これらの二つの信号のOR論理により、遅延・位相同期回路13Aを活性化させるDLLON信

ページ: 10/

号を出力する。

[0039]

発振回路15Aは、DLAD信号により活性化し、ADCLK信号を第二セレクタ回路08A及び第三セレクタ回路09Aに出力する。

[0040]

第一セレクタ回路 0 7 A 及び第二セレクタ回路 0 8 A がそれぞれ入力する D A T A 1 信号及び D A T A 2 信号は遅延・位相同期回路 1 3 A により遅延され、または、位相が同期化された信号に同期化された D A T A 信号である。

[0041]

図2は、スキュー比較回路10Aの構造を示すブロック図である。

[0042]

スキュー比較回路10Aは、第一トランスファゲート01Cと、第二トランスファゲート04Cと、第三トランスファゲート06Cと、第四トランスファゲート07Cと、第五トランスファゲート10Cと、第六トランスファゲート13Cと、第七トランスファゲート14Cと、第一インバータ02Cと、第二インバータ03Cと、第三インバータ05Cと、第四インバータ08Cと、第五インバータ09Cと、第六インバータ11Cと、第七インバータ12Cと、第八インバータ15Cと、から構成されている。

[0043]

第一トランスファゲート 0 1 C を構成する PMO S トランジスタのゲートは G N D に、 N M O S トランジスタのゲートは電源にそれぞれ接続されており、 P M O S トランジスタ及び N M O S トランジスタのソースには D I N 2 信号が、ドレインには I N L 信号がそれぞれ印加される。

[0044]

第二トランスファゲート 0 4 C を構成する PMOSトランジスタのゲートには INL信号が、NMOSトランジスタのゲートには INLB信号がそれぞれ印加され、PMOSトランジスタ及びNMOSトランジスタのソースには DT信号が、ドレインには DR信号がそれぞれ印加される。

[0045]

第三トランスファゲート06Cを構成するPMOSトランジスタのゲートには INLB信号が、NMOSトランジスタのゲートには INL信号がそれぞれ印加され、PMOSトランジスタ及びNMOSトランジスタのソースにはDRB信号が、ドレインにはCMRB信号がそれぞれ印加される。

### [0046]

第四トランスファゲート0.7Cを構成するPMOSトランジスタのゲートには INLB信号が、NMOSトランジスタのゲートには INL信号がそれぞれ印加 され、PMOSトランジスタ及びNMOSトランジスタのソースにはDRL信号が、ドレインにはDR信号がそれぞれ印加される。

### [0047]

第五トランスファゲート10Cを構成するPMOSトランジスタのゲートには INLB信号が、NMOSトランジスタのゲートにはINL信号がそれぞれ印加 され、PMOSトランジスタ及びNMOSトランジスタのソースにはDT信号が 、ドレインにはDF信号がそれぞれ印加される。

### [0048]

第六トランスファゲート13Cを構成するPMOSトランジスタのゲートには INL信号が、NMOSトランジスタのゲートにはINLB信号がそれぞれ印加され、PMOSトランジスタ及びNMOSトランジスタのソースにはDFD信号が、ドレインにはCMRB信号がそれぞれ印加される。

#### [0049]

第七トランスファゲート14Cを構成するPMOSトランジスタのゲートには INL信号が、NMOSトランジスタのゲートにはINLB信号がそれぞれ印加 され、PMOSトランジスタ及びNMOSトランジスタのソースにはDFL信号 が、ドレインにはDF信号がそれぞれ印加される。

[0050]

第一インバータ02Cは、DIN2信号を入力し、INLB信号を出力する。

[0051]

第二インバータ03Cは、ADREP信号を入力し、DT信号を出力する。

[0052]

第三インバータ05Cは、DR信号を入力し、DRB信号を出力する。

[0053]

第四インバータ08Cは、DRB信号を入力し、DRL信号を出力する。

[0054]

第五インバータ09Cは、CMRB信号を入力し、CMRES信号を出力する

[0055]

0

第六インバータ11Cは、DF信号を入力し、DFB信号を出力する。

[0056]

第七インバータ12Cは、DFB信号を入力し、DFD信号を出力する。

[0057]

第八インバータ15Cは、DFB信号を入力し、DFL信号を出力する。

[0058]

図3は、第一出力回路05Aの構造の一例を示すブロック図である。

[0059]

第一出力回路05Aは、OUTJ信号とOE信号とを入力し、PCTR信号を 出力するNAND素子01Dと、OE信号を入力し、OEB信号を出力するイン バータ02Dと、OUTJ信号とOEB信号とを入力し、NCTR信号を出力す るNOR素子03Dと、PMOSトランジスタ04Dと、NMOSトランジスタ 05Dと、から構成されている。

[0060]

PMOSトランジスタ04DのゲートにはPCTR信号が、ドレインにはIO J信号がそれぞれ印加され、ソースは電源に接続されている。

 $[0\ 0\ 6\ 1]$ 

NMOSトランジスタ05DのゲートにはNCTR信号が、ドレインにはIO J信号がそれぞれ印加され、ソースは接地(GND)されている。

[0062]

第二出力回路 0 6 A は第一出力回路 0 5 A と同一の構造を有している。

[0063]

ページ: 13/

図4は、第一入力回路03Aの構造の一例を示すブロック図である。

[0064]

第一入力回路03Aは、VREF信号をリファレンスレベルとしてIOJ信号を差動増幅し、IN1信号を出力する差動増幅器01Eと、IN1信号を入力し、IN2信号を出力するインバータ02Eと、IN2信号を入力し、DINJ信号を出力するインバータ03Eと、から構成される。

[0065]

第二入力回路04Aは第一入力回路03Aと同一の構造を有している。

[0066]

図5は、出力回路のレプリカ回路11Aの構造の一例を示すブロック図である

[0067]

出力回路のレプリカ回路11Aは、第一インバータ01Fと、第二インバータ02Fと、第三インバータ15Fと、第一NAND素子03Fと、第二NAND素子04Fと、第三NAND素子05Fと、第一NOR素子06Fと、第二NOR素子07Fと、第三NOR素子08Fと、第一PMOSトランジスタ09Fと、第二PMOSトランジスタ10Fと、第三PMOSトランジスタ11Fと、第一NMOSトランジスタ12Fと、第二NMOSトランジスタ13Fと、第三NMOSトランジスタ14Fと、第四NMOSトランジスタ16Fと、から構成されている。

[0068]

第一インバータ01Fは、R1信号を入力し、R1B信号を出力する。

[0069]

第二インバータ02Fは、R2信号を入力し、R2B信号を出力する。

[0070]

第三インバータ15Fは、R3信号を入力し、R3B信号を出力する。

[0071]

第一NAND素子03Fは、DCLK信号とR2信号とを入力し、ROBP2信号を出力する。

[0072]

第二NAND素子04Fは、DCLK信号を入力し、かつ、入力端子が電源に接続されており、ROBPD信号を出力する。

[0073]

第三NAND素子05Fは、DCLK信号とR1B信号とを入力し、ROBP 1信号を出力する。

[0074]

第一NOR素子06Fは、DCLK信号とR1信号とを入力し、ROBN1信号を出力する。

[0075]

第二NOR素子07Fは、DCLK信号を入力し、かつ、入力端子が接地(GND)されており、ROBND信号を出力する。

[0076]

第三NOR素子08Fは、DCLK信号とR2B信号とを入力し、ROBN2信号を出力する。

[0077]

第一PMOSトランジスタ09FのゲートにはROBP2信号が、ドレインにはROD信号がそれぞれ印加され、ソースは電源に接続されている。

[0078]

第二PMOSトランジスタ10FのゲートにはROBPD信号が、ドレインにはROD信号がそれぞれ印加され、ソースは電源に接続されている。

[0079]

第三PMOSトランジスタ11FのゲートにはROBP1信号が、ドレインにはROD信号がそれぞれ印加され、ソースは電源に接続されている。

[0080]

第一NMOSトランジスタ12FのゲートにはROBN1信号が、ドレインにはROD信号がそれぞれ印加され、ソースは接地(GND)されている。

[0081]

第二NMOSトランジスタ13FのゲートにはROBND信号が、ドレインに

はROD信号がそれぞれ印加され、ソースは接地(GND)されている。

[0082]

第三NMOSトランジスタ14FのゲートにはROBN2信号が、ドレインにはROD信号がそれぞれ印加され、ソースは接地(GND)されている。

[0083]

第四NMOSトランジスタ16FのゲートにはROD信号が、ソース及びドレインにはR3B信号がそれぞれ印加されている。

[0084]

図6は、入力回路のレプリカ回路12Aの構造の一例を示すブロック図である

.

[0085]

入力回路のレプリカ回路12Aは、差動増幅器01Gと、第一インバータ02Gと、第二インバータ03Gと、第三インバータ04Gと、第四インバータ09Gと、第五インバータ11Gと、第一PMOSトランジスタ05Gと、第二PMOSトランジスタ06Gと、第一NMOSトランジスタ08Gと、第三NMOSトランジスタ11Gと、から構成されている。

[0086]

差動増幅器 0 1 Gは、VREF信号をリファレンスレベルとしてROD信号を 差動増幅し、RR1信号を出力する。

[0087]

第一インバータ02Gは、RR1信号を入力し、RR2信号を出力する。

[0088]

第二インバータ03Gは、R4信号を入力し、信号を出力する。

[0089]

第三インバータ04Gは、RR2信号を入力し、ADREP信号を出力する。

[0090]

第四インバータ09Gは、R5信号を入力し、R5B信号を出力する。

[0091]

ページ: 16/

第五インバータ11Gは、R6信号を入力し、R6B信号を出力する。

[0092]

第一PMOSトランジスタ05GのゲートにはR4B信号が印加され、ソースは電源に接続され、ドレインは第二PMOSトランジスタ06Gのソースに接続されている。

[0093]

第二PMOSトランジスタ06GのゲートにはRR2信号が、ドレインにはA DREP信号がそれぞれ印加され、ソースは第一PMOSトランジスタ05Gの ドレインに接続されている。

[0094]

第三PMOSトランジスタ07GのゲートにはR4信号が印加され、ソースは接地(GND)され、ドレインは第二NMOSトランジスタ08Gのソースに接続されている。

[0095]

第二NMOSトランジスタ08GのゲートにはRR2信号が、ドレインにはA DREP信号がそれぞれ印加され、ソースは第三PMOSトランジスタ07Gの ドレインに接続されている。

[0096]

第三NMOSトランジスタ10GのゲートにはADREP信号が、ソース及びドレインにはR5B信号がそれぞれ印加される。

[0097]

第四NMOSトランジスタ12GのゲートにはADREP信号が、ソース及びドレインにはR6B信号がそれぞれ印加される。

[0098]

図7は、発振回路15Aの構造の一例を示すブロック図である。

[0099]

発振回路15Aは、DLAD信号とOS5信号とを入力し、OS1信号を出力するNAND素子01Hと、OS1信号を入力し、OS2信号を出力する第一バッファ素子02Hと、OS2信号を入力し、OS3信号を出力する第二バッファ

素子03Hと、OS3信号を入力し、OS4信号を出力する第三バッファ素子04Hと、OS4信号を入力し、OS5信号を出力する第四バッファ素子05Hと、OS3信号を入力し、ADCLK信号を出力するインバータ06Hと、から構成されている。

### [0100]

図8は、出力回路のレプリカ回路11A及び入力回路のレプリカ回路12Aをインバータやバッファその他の遅延素子により構成し、実回路パスと同等の遅延値を実現する遅延回路の一例のブロック図である。

### [0101]

出力回路のレプリカ回路 1 1 A と入力回路のレプリカ回路 1 2 A の何れを用いても、遅延回路は同様の構成になる。

### [0102]

この遅延回路は、RIN信号を入力し、RID1信号を出力する第一バッファ素子01Jと、RID1信号を入力し、RID2信号を出力する第二バッファ素子02Jと、RID2信号を入力し、RID3信号を出力する第三バッファ素子03Jと、RID3信号を入力し、ROUT信号を出力する第四バッファ素子04Jと、ゲートにはRID1信号が、ソース及びドレインにはRS1信号がそれぞれ印加される第一NMOSトランジスタ05Jと、RS2信号を入力し、RS2B信号を出力する第一インバータ06Jと、ゲートにはRID2信号が、ソース及びドレインにはRS2B信号がそれぞれ印加される第二NMOSトランジスタ07Jと、RS3信号を入力し、RS3B信号を出力する第二インバータ08Jと、ゲートにはRID3信号が、ソース及びドレインにはRS3B信号がそれぞれ印加される第三NMOSトランジスタ09Jと、から構成されている。

### [0103]

この遅延回路を出力回路のレプリカ回路「11Aとして構成する場合には、RIN信号がDCLK信号に、ROUT信号がROD信号にそれぞれ代わる。

#### [0104]

また、この遅延回路を入力回路のレプリカ回路12Aとして構成する場合には、RIN信号がROD信号に、ROUT信号がADCLK信号にそれぞれ代わる

。この場合、入力回路のレプリカ回路 1 2 A に入力されるリファレンスレベルである V R E F 信号は必要としない。

### [ 0\_1 0\_5 ]

次いで、本実施形態に係る半導体集積回路装置100の動作を以下に説明する

### [0106]

テストモードや外部トリガにより生成されるDLAD信号を活性化することにより、実動作時に使用する周波数を発生する発振回路15Aを活性化する。

### [0107]

また、DLAD信号が活性化されると、第一セレクタ回路07AはCMRES信号を、第二セレクタ回路08AはADCLK信号を、第三セレクタ回路09AはADCLK信号をそれぞれ選択する。

### [0108]

これにより、発振回路 1 5 A から出力された A D C L K 信号は、第二セレクタ 0 8 A、第二出力回路 0 6 A、第二入力回路 0 4 A を通過して D I N 2 信号となり、スキュー比較回路 1 0 A に入力される。このパスを実回路パスと呼ぶ。

#### [0109]

また、発振回路15Aから出力されたADCLK信号は、第三セレクタ09A、第二出力回路06Aと同等の特性に合わせこまれた出力回路のレプリカ回路11A、第二入力回路04Aと同等の特性となるように合わせこまれた入力回路のレプリカ回路12Aを通過してADREP信号となり、スキュー比較回路10Aに入力される。このパスをレプリカ回路パスと呼ぶ。

#### [0110]

スキュー比較回路 1 0 Aは、出力回路のレプリカ回路 1 1 A及び入力回路のレプリカ回路 1 2 Aにそれぞれ入力されているレジスタ信号 R 1 - R 3 及び R 4 - R 6 の入力状態により、レプリカ回路パスの遅延値が変化することを利用して(図 5 及び図 6 に示したように、レジスタ信号 R 1 - R 6 によりファンアウトを調整したり、容量付加により遅延値を調整することができる)、このレプリカ回路パスの遅延値が実回路パスの遅延値を超えたり、あるいは、下回ったりするとき

にCMRES信号が変化するようなフリップ・フロップ回路を構成することにより、CMRES信号が変化するレジスタ値を検出し、実回路パスの遅延値とレプリカ回路パスの遅延値とを同じにするレジスタ値を求めることができる。

#### $[0\ 1\ 1\ 1]$

例えば、図 2 に示したスキュー比較回路 1 0 A の例を用いれば、CMRES信号は、レプリカ回路パスの遅延値が実回路パスの遅延値を超えたときには"L"から"H"に変化し、レプリカ回路パスの遅延値が実回路パスの遅延値を下回ったときには"H"から"L"に変化する。

### [0112]

図2に示したように、入力信号DIN2をクロックCLKとしてADREP信 号をラッチするようにしたフリップフロップにおける動作は、ADREP信号の 反転信号であるDT信号、DIN2信号が第一トランスファゲート01Cを通過 して形成された信号であるINL信号、DIN2信号の反転信号であるINLB 信号、INL信号が"L"、INLB信号が"H"の期間内に第二トランスファ ゲート04CをDT信号が通過して形成された信号であるDR信号、DR信号の 反転信号であるDRB信号、INL信号が"H"、INLB信号が"L"の期間 内にデータを保持するための第四トランスファゲート07Cと第四インバータ0 8C、INL信号が"H"、INLB信号が"L"の期間内にDRB信号をCM RB信号として出力する第三トランスファゲート06C、INL信号が"H"、 INLB信号が"L"の期間内に第五トランスファゲート10CをDT信号が通 過して形成されるDF信号、DF信号の反転信号であるDFB信号、DFB信号 の反転信号であるDFD信号、INL信号が"L"、INLB信号が"H"の期 間内にデータを保持するための第七トランスファゲート14Cと第八インバータ 15C、INL信号が"L"、INLB信号が"H"の期間内にDFD信号をC MRB信号として出力する第七トランスファゲート13C、CMRB信号の反転 信号であるCMRES信号、によって実現される。

#### [0113]

以上の構成により、実回路パスからの入力信号であるDIN2信号に対して、 レプリカ回路パスからのADREP信号が早い場合、DIN2信号が"H"に遷 移する時にADREP信号が"H"に、DIN2信号が"L"に遷移する時にADREP信号が"L"になるので、スキュー比較回路10Aの出力信号であるCMRES信号は"L"状態となる。

#### [0114]

一方、実回路パスからの入力信号であるDIN2信号に対して、レプリカ回路パスからのADREP信号が遅い場合、DIN2信号が"H"に遷移する時にADREP信号が"L"に、DIN2信号が"L"に遷移する時にADREP信号が"H"になるので、スキュー比較回路10Aの出力信号であるCMRES信号は"H"状態となる。

### [0115]

これによって、実回路パスからの入力信号であるDIN2信号とレプリカ回路 パスからのADREP信号との間の遅延差を検知することができる。

### [0116]

このCMRES信号を第一出力回路05Aを介して第一パッド01Aに出力し、テスタその他の外部測定器により判定すれば、実回路パスとレプリカ回路パスとの遅延値を一致させる一意のレジスタ値を有するレジスタ信号R1-R6を決定することができる。

#### $[0\ 1\ 1\ 7]$

また、レジスタ信号R1-R6に対応するフューズを用意しておけば、実回路パスとレプリカ回路パスの遅延値を一致させる一意のレジスタ値に対応するフューズをカットすることにより、実動作時の実回路とレプリカ回路との特性を一致させることができる。

#### $[0\ 1\ 1\ 8]$

これにより、実回路とレプリカ回路との間のレイアウトの位置の違い、電源供給状態の違い、拡散条件の違いに起因して生じる実回路とレプリカ回路との間の誤差のタイミングを補正することが可能になる。

#### [0119]

図10に示した従来の回路においては、第一出力回路05K、第二入力回路0 4Kの実回路を通過したデータとの比較を行う回路は存在しなかった。そのため 、実回路とレプリカ回路との間のレイアウトの位置の違い、電源供給状態の違い 、拡散条件の違いその他の要因に起因して生じる誤差を調整することはできなか った。

### [0120]

これに対して、本実施形態に係る半導体集積回路装置100によれば、実回路を通過したデータとレプリカ回路を通過したデータとを比較することにより、実回路とレプリカ回路との間のレイアウトの位置の違い、電源供給状態の違い、拡散条件の違いに起因して生じる実回路とレプリカ回路の誤差のタイミング補正を行うことが可能になる。

### [0121]

加えて、前工程であるウェハ検査時において、アクセスタイミングの調整を行 うことが可能である。

#### [0122]

(第二の実施形態)

図9は、本発明の第二の実施形態に係る半導体集積回路装置200のブロック 図である。

#### [0123]

本実施形態に係る半導体集積回路装置200は、図1に示した第一の実施形態に係る半導体集積回路装置100と比較して、第四セレクタ回路16B及び第五セレクタ回路17Bを追加的に備えている。第四セレクタ回路16B及び第五セレクタ回路17Bを追加的に備える点を除いて、本実施形態に係る半導体集積回路装置200は第一の実施形態に係る半導体集積回路装置100と同一の構造を有している。

#### [0124]

第四セレクタ回路16Bは、出力回路のレプリカ回路11Bの出力信号である ROD信号と入力回路のレプリカ回路12Bの出力信号であるADREP信号と を入力し、DLAD2信号に応じて、ROD信号及びADREP信号の何れかを 選択し、選択したROD信号またはADREP信号を出力信号SIRとしてスキュー比較回路10Bに出力する。

### [0125]

具体的には、第四セレクタ回路16Bは、DLAD2信号が活性化された場合にはROD信号を出力信号SIRとして出力し、DLAD2信号が活性化されていない場合にはADREP信号を出力信号SIRとして出力する。

### [0126]

第五セレクタ回路17Bは、第二パッド02Bからその出力信号IO2を入力するとともに、第二入力回路04Bからその出力信号DIN2を入力し、DLAD2信号に応じて、出力信号IO2及び出力信号DIN2の何れかを選択し、選択した信号IO2または信号DIN2を出力信号SIAとしてスキュー比較回路10Bに出力する。

### [0127]

具体的には、第五セレクタ回路17Bは、DLAD2信号が活性化された場合には信号IO2を出力信号SIAとして出力し、DLAD2信号が活性化されていない場合には信号DIN2を出力信号SIAとして出力する。

### [0128]

すなわち、DLAD2信号が活性化されると、スキュー比較回路10Bは、第四セレクタ回路16BからはROD信号を、第五セレクタ回路17BからはIO2信号を入力する。これにより、スキュー比較回路10Bには、セレクタ2台分の遅延に加えて第二出力回路06Bの遅延分の信号であるSIA信号、セレクタ2台分の遅延に加えて出力回路のレプリカ回路11Bの遅延分の信号SIR信号が入力される。

### [0129]

この状態の下にレジスタ信号R1-R6信号を用いて、スキュー比較を行うことにより、出力回路のレプリカ回路11Bの特性調整を行うことができ、出力回路のレプリカ回路11Bの特性を実回路の出力回路と同等の特性とすることができる。

#### [0130]

DLAD2信号が非活性化されると、スキュー比較回路10Bは、第四セレク タ回路16BからはADREP信号を、第五セレクタ回路17BからはDIN2 信号を入力する。

### [0131]

この状態の下に、先に調整した出力回路のレプリカ回路 11Bのレジスタ値を調整した値にして、入力回路のレプリカ回路 12Bの遅延量を調整用レジスタ信号 R4-R6 を用いて調整する。

### [0132]

これにより、入力回路のレプリカ回路 1 2 B の特性を実回路の入力回路と同等の特性にすることができる。

#### [0133]

以上のように本実施形態に係る半導体集積回路装置200によれば、二つのセレクタ回路16B、17Bを追加することにより、DLAD2信号の活性化または非活性化に応じて、出力回路と出力回路のレプリカ回路11Bのみを比較することができる。これにより、上記の2回の調整により、出力回路のレプリカ回路11Bと入力回路のレプリカ回路12Bとを別々に調整することができ、さらに、特性を向上させることができる。

### [0134]

#### 【発明の効果】

従来の回路においては、出力回路及び入力回路の実回路を通過したデータとの 比較を行う回路は存在しなかった。そのため、実回路とレプリカ回路との間のレ イアウトの位置の違い、電源供給状態の違い、拡散条件の違いその他の要因に起 因して生じる誤差を調整することは不可能であった。

#### [0135]

これに対して、本発明に係る半導体集積回路装置によれば、実回路を通過したデータとレプリカ回路を通過したデータとが比較される。これにより、実回路とレプリカ回路との間のレイアウトの位置の違い、電源供給状態の違い、拡散条件の違いに起因して生じる実回路とレプリカ回路の誤差のタイミング補正を行うことが可能になる。

#### [0136]

加えて、その誤差のタイミング補正は、前工程であるウェハ検査時において、

行うことが可能である。

### [0137]

さらに、セレクタ回路を追加することにより、選択信号の活性化または非活性 化に応じて、出力回路と出力回路のレプリカ回路のみを比較することができる。 これにより、出力回路のレプリカ回路と入力回路のレプリカ回路とを別々に調整 することができ、さらに、特性を向上させることができる。

### 【図面の簡単な説明】

#### 図1

本発明の第一の実施形態に係る半導体集積回路装置のブロック図である。

#### 【図2】

第一の実施形態に係る半導体集積回路装置におけるスキュー比較回路の構造を 示すブロック図である。

### 【図3】

第一の実施形態に係る半導体集積回路装置における第一出力回路の構造の一例 を示すブロック図である。

#### 【図4】

第一の実施形態に係る半導体集積回路装置における第一入力回路の構造の一例 を示すブロック図である。

#### 【図5】

第一の実施形態に係る半導体集積回路装置における出力回路のレプリカ回路の 構造の一例を示すブロック図である。

#### 図6】

第一の実施形態に係る半導体集積回路装置における力回路のレプリカ回路の構造の一例を示すブロック図である。

#### 【図7】

第一の実施形態に係る半導体集積回路装置における振回路 1 5 A の構造の一例を示すブロック図である。

#### 【図8】

出力回路のレプリカ回路及び入力回路のレプリカ回路の一例のブロック図であ

る。

#### 【図9】

本発明の第二の実施形態に係る半導体集積回路装置のブロック図である。

### 【図10】

出力回路のレプリカ回路及び入力回路のレプリカ回路を有する遅延・位相同期 回路を備えた従来の半導体集積回路装置の一例を示すブロック図である。

### 【図11】


図10に示した従来の回路における出力回路のレプリカ回路及び入力回路のレプリカ回路を実回路パスと同等の遅延値を有する回路として構成した場合の構成例である。

### 【符号の説明】


- 01A 第一パッド
- 02A 第二パッド
- 03A 第一入力回路
- 04A 第二入力回路
- 05A 第一出力回路
- 06A 第二出力回路
- 07A 第一セレクタ回路
- 08A 第二セレクタ回路
- 09A 第三セレクタ回路
- 10A、10B スキュー比較回路
- 11A、11B 出力回路のレプリカ回路
- 12A、12B 入力回路のレプリカ回路
- 13A、13B 遅延·位相同期回路
- 14A、14B OR素子
- 15A、15B 発振回路
- 16B 第四セレクタ回路
- 17B 第五セレクタ回路

# 【書類名】 図面


【図1】



[図2]




【図3】




【図4】


【図5】



【図6】




【図7】




【図8】

【図9】



【図10】



【図11】



ページ: 1/E

【書類名】 要約書

### 【要約】

【課題】レプリカ回路と実回路との間に生じた誤差を補正することが可能な半導体集積回路装置を提供する。

【解決手段】スキュー比較回路10Aは、発振回路15Aから出力され、実回路の出力回路06A及び実回路の入力回路04Aを通過した信号と、発振回路15Aから出力され、入力回路のレプリカ回路11A及び出力回路のレプリカ回路12Aを通過した信号とを比較し、実回路とレプリカ回路との間の遅延誤差を検出する。

【選択図】 図1

## 特願2002-354993

## 出願人履歴情報

識別番号

[5 0 0 1 7 4 2 4 7]

1. 変更年月日 [変更理由] 住 所 氏 名 2000年 7月12日 名称変更 東京都中央区八重洲2-2-1 エルピーダメモリ株式会社